■ 회사 소개

엑시나(XCENA)는 AI 시대에 메모리의 역할을 새롭게 정의하는 반도체 팹리스 기업이다. 개방형 표준인 CXL(Compute Express Link)을 기반으로 AI 인프라의 메모리 확장성과 활용 효율을 높이는 차세대 메모리 디바이스를 제공한다. 이를 바탕으로 AI 인프라의 성능을 높이고 지연시간과 에너지 소비를 줄여 TCO(총소유비용)를 절감한다.

엑시나는 삼성전자와 SK하이닉스 출신 반도체 설계 전문가들이 설립했으며, 반도체 설계 역량과 풀스택 SDK(Software Development Kit)를 기반으로 하이퍼스케일러, 클라우드 사업자 및 엔터프라이즈 고객이 AI 인프라를 보다 효율적으로 구축·운영할 수 있도록 지원한다.

본사는 판교에, 미국 지사는 실리콘밸리에 있으며, 시리즈 B 투자 2,018억 원을 포함해 현재까지 약 2,800억 원의 누적 투자를 유치했다. 엑시나에 대한 자세한 정보는 공식 웹사이트(www.xcena.com)에서 확인할 수 있다.

■ 비전과 미션

Unlock the Next Chapter of AI. AI의 미래를 바꿀 새로운 전환점을 만듭니다.

Build the Future of Memory. AI 시대를 움직이는 메모리의 미래를 만듭니다.

■ 직무소개

XCENA SoC의 ASIC Top을 integration하고, 검증합니다. XCENA 의 주요 IP는 주로 AXI Bus 상에서 동작하도록 구현되어 있으며, 이러한 AXI Bus 상의 IP 들을 통합하여 ASIC Top 설계를 수행합니다. ASIC Top integration 후, physical implementation을 위해 FPGA 합성(Xilinx Vivado 활용)이나 DC를 통한 ASIC 합성을 진행합니다. 그리고, 주요 Design House와 협업하여 ASIC Process를 진행하는 업무를 수행합니다.

■ Requirements

전기전자공학 혹은 관련 전공 BS/MS/Ph.D

Verilog and System Verilog RTL design skill

ASIC Process를 위한 각종 EDA tool 사용 경험(Synthesis, CDC, Power Analysis 등)

■ Preferred Experiences

5년 이상의 ASIC 설계 경험

RTL synthesis, STA, CDC check, Lint, formal verification 등의 ASIC Process에 대한 상세한 이해

ASIC, SoC or AP 양산 및 Chip Bring-Up 경험

다양한 ECO 경험

■ 근무지

경기도 성남시 분당구 판교역로241번길 20, 9층 (삼평동, 미래에셋벤처타워)

■ 복리후생

- MX Day 한 달에 한 번 전사가 함께 쉬는 유급 휴일을 연 12회 운영합니다

- 선택적 근로시간제를 기반으로 한 유연근무제를 운영합니다

- 점심 식대를 지원합니다

- 복지포인트를 지급

- 임직원 및 임직원 가족 건강검진 지원

■ 채용 관련 안내

- 엑시나는 지원자의 성별, 연령, 장애, 혼인 여부, 임신·출산 등 직무 수행과 무관한 사유로 차별하지 않으며, 직무 역량과 경험을 기준으로 공정하게 채용합니다

- 지원 과정에서 수집된 개인정보는 채용 전형 운영을 위해서만 이용되며, 관련 법령 및 개인정보 처리방침에 따라 안전하게 관리됩니다

- 지원서에 기재된 내용이 사실과 다르거나 채용 과정에서 부정행위가 확인될 경우, 전형 결과 또는 채용이 취소될 수 있습니다

- 국가보훈대상자 및 취업지원대상자는 관계 법령에 따라 우대합니다