■ 회사 소개

엑시나(XCENA)는 AI 시대에 메모리의 역할을 새롭게 정의하는 반도체 팹리스 기업이다. 개방형 표준인 CXL(Compute Express Link)을 기반으로 AI 인프라의 메모리 확장성과 활용 효율을 높이는 차세대 메모리 디바이스를 제공한다. 이를 바탕으로 AI 인프라의 성능을 높이고 지연시간과 에너지 소비를 줄여 TCO(총소유비용)를 절감한다.

엑시나는 삼성전자와 SK하이닉스 출신 반도체 설계 전문가들이 설립했으며, 반도체 설계 역량과 풀스택 SDK(Software Development Kit)를 기반으로 하이퍼스케일러, 클라우드 사업자 및 엔터프라이즈 고객이 AI 인프라를 보다 효율적으로 구축·운영할 수 있도록 지원한다.

본사는 판교에, 미국 지사는 실리콘밸리에 있으며, 시리즈 B 투자 2,018억 원을 포함해 현재까지 약 2,800억 원의 누적 투자를 유치했다. 엑시나에 대한 자세한 정보는 공식 웹사이트(www.xcena.com)에서 확인할 수 있다.

■ 비전과 미션

Unlock the Next Chapter of AI. AI의 미래를 바꿀 새로운 전환점을 만듭니다.

Build the Future of Memory. AI 시대를 움직이는 메모리의 미래를 만듭니다.

■ 직무 소개

엑시나는 SoC의 외부 인터페이스를 설계하고 검증할 고속 인터페이스 설계 엔지니어를 찾고 있습니다. 엑시나 SoC는 외부와의 통신을 위해 PCIe, DDR 등 표준 인터페이스 규격을 활용합니다.

외부 연결을 위한 I/F IP는 Synopsys, Cadence 등 3rd Party IP를 사용하며, 이를 엑시나 아키텍처 스펙에 맞게 configuration하고 integration하는 업무를 담당합니다. IP 벤더와 협업해 주요 I/F IP의 Physical Implementation을 진행하는 역할입니다.

■ 주요 업무

- 엑시나 SoC의 외부 인터페이스를 설계하고 검증합니다

- PCIe, DDR 등 표준 인터페이스 규격을 SoC의 외부 통신에 적용합니다

- Synopsys, Cadence 등 3rd Party I/F IP를 엑시나 아키텍처 스펙에 맞게 configuration합니다

- Configuration한 I/F IP를 SoC에 integration합니다

- IP 벤더와 협업해 주요 I/F IP의 Physical Implementation을 진행합니다

■ 자격요건

- 전기전자공학 또는 관련 분야의 학사, 석사 또는 박사 학위를 보유한 분

- Verilog와 SystemVerilog를 활용한 RTL 설계 역량을 보유한 분

■ 우대사항

- 5년 이상의 High Speed I/F 설계 경험이 있는 분

- PCIe, DDR 등 표준 High Speed I/F에 대한 깊이 있는 이해가 있는 분

- SoC 설계부터 제품 양산까지 1회 이상 경험한 분

- High Speed I/F의 Top Level Performance를 분석한 경험이 있는 분

■ 근무지

경기도 성남시 분당구 판교역로241번길 20, 9층 (삼평동, 미래에셋벤처타워)

■ 복리후생

- MX Day 한 달에 한 번 전사가 함께 쉬는 유급 휴일을 연 12회 운영합니다

- 선택적 근로시간제를 기반으로 한 유연근무제를 운영합니다

- 점심 식대를 지원합니다

- 복지포인트를 지급

- 임직원 및 임직원 가족 건강검진 지원

■ 채용 관련 안내

- 엑시나는 지원자의 성별, 연령, 장애, 혼인 여부, 임신·출산 등 직무 수행과 무관한 사유로 차별하지 않으며, 직무 역량과 경험을 기준으로 공정하게 채용합니다

- 지원 과정에서 수집된 개인정보는 채용 전형 운영을 위해서만 이용되며, 관련 법령 및 개인정보 처리방침에 따라 안전하게 관리됩니다

- 지원서에 기재된 내용이 사실과 다르거나 채용 과정에서 부정행위가 확인될 경우, 전형 결과 또는 채용이 취소될 수 있습니다

- 국가보훈대상자 및 취업지원대상자는 관계 법령에 따라 우대합니다