Digital Logic Design Engineer (신입)

주요 업무

• Digital Logic 설계(Architecture 및 u-Architecture Level 설계 포함)
• Serial interface Protocol Layer 및 PHY Digital Logic 설계(USB-SSP, PCIe, MIPI, eDP 계열 interface)
• PHY Analog Control Block Custom 설계(Power Block, PLL Interface, CDR Interface)
• SoC Bus Interface 및 고대역 Bus Interface 설계(AXI 기반 chiplet interface)

자격 요건

• 전자공학 학사/석사/박사 기졸업자 또는 졸업 예정자
• Verilog RTL/System Verilog 설계 및 검증 능력
• System 및 SoC에서의 고속 Serial Interface IP 동작 및 Bus interface에 대한 이해
• Digital 설계 방법론(Gate Level, RTL Level, Behavioral Level)에 대한 이해

기술 · 도구 — 5개 전부

우대 사항

• High Speed Serial Link Layer 설계 경험자
• High Speed PHY Digital Custom Logic 설계 경험자
• 디지털 회로설계 전공 석사/박사
• 관련 IP에 대한 양산 및 System Level Validation 경험자

근무 조건

근무지

제공정보 없음

경력

신입

마감

2026-12-06 (D-24)

처음 확인

2026-11-12