SEARCHJOB 기업 공식 채용페이지 통합 검색

기술 전체반도체 설계

RTL·Verilog 채용 65

15개 기업 · 오늘 신규 0건 · 3일 내 마감 0건 · 마감 있는 공고 1건 · 상시채용 64건

이 기술을 요구하는 공고가 함께 요구하는 것

이 기술이 걸리는 분야

반도체61IT1중공업·화학·소재1로봇1제약바이오1

진행중인 채용

엔키화이트햇 D-59

[신호보안연구실 : 연구3팀] HW개발(안티드론 모뎀) 팀장 채용

역공학으로 도출된 링크 사양을 FPGA 기반 실시간 송수신 모뎀으로 구현하고 신설 팀을 처음부터 구성할 HW 개발 팀장

MATLAB·Simulink신뢰성 평가

09.07 12.31 마감

디노티시아 상시

[Architecture] System Architect

자사 가속기의 성능을 실측·분석해 차세대 아키텍처에 반영하고 소프트웨어 아키텍처 문서를 쓸 System Architect

CPU·아키텍처가상화·오픈스택

상시 접수 · 마감일 미정

이노스페이스 상시

위성기술팀_하드웨어 엔지니어

세종 신입/경력

위성 탑재 전자장치의 디지털 회로·PCB와 FPGA 기반 인터페이스를 설계·검증할 하드웨어 엔지니어 (신입 또는 2년 이상)

신뢰성 평가디바이스 드라이버

상시 접수 · 마감일 미정

엑시나 상시

SoC 고속 인터페이스 설계 엔지니어 (SoC High Speed I/O Design Engineer)

경기 성남 경력

CXL 기반 메모리 SoC의 PCIe·DDR 등 외부 인터페이스 IP를 configuration·integration하고 검증할 설계 엔지니어

EDA 툴HBM·메모리 설계

상시 접수 · 마감일 미정

엑시나 상시

HW 보드 개발

경기 성남 경력

SoC의 SI/PI·Thermal을 고려한 보드 설계·검증과 SoC IP·Top Level 디자인 검증, 두 부문을 동시에 뽑습니다

RF·안테나EDA 툴

상시 접수 · 마감일 미정

Design Verification Engineer

SSD 컨트롤러 IP·SoC의 UVM 기반 검증 환경을 구축하고 자동화할 Design Verification 경력 3년 이상

메모리·스토리지RTL·Verilog

상시 접수 · 마감일 미정

위로보틱스 상시

[Humanoid Robot] Safety Controller F/W 엔지니어

휴머노이드 로봇의 Safety Controller 펌웨어와 ISO 10218 기반 안전 인증 설계를 맡을 엔지니어 (경력 3년 이상)

부트로더·BSPCPU·아키텍처

상시 접수 · 마감일 미정

하이퍼엑셀 상시

Simulator Engineer(인턴)

칩의 하드웨어 유닛 동작을 소프트웨어로 모델링하고 사이클 단위 성능·전력 모델까지 만들 시뮬레이터 인턴 (6개월 계약)

RTL·VerilogNPU·AI 반도체

상시 접수 · 마감일 미정

망고부스트코리아 상시

FPGA Platform Development Engineer (Seoul, South Korea)

FPGA IP integration과 synthesis·timing closure를 주도하고 ASIC 검증용 FPGA 프로토타입을 개발할 경력 5년 이상

EDA 툴CPU·아키텍처

상시 접수 · 마감일 미정

망고부스트코리아 상시

Design Verification Engineer (Seoul, South Korea)

서울 신입/경력

자체 가속기 IP와 상용 IP가 섞인 DPU SoC를 RTL 시뮬레이션으로 검증할 DV 엔지니어 (석사는 신입 지원 가능)

CPU·아키텍처메모리·스토리지

상시 접수 · 마감일 미정

리벨리온 상시

AI 가속기 칩렛의 die-to-die 인터커넥트 RTL을 설계해 실리콘 bring-up까지 맡을 엔지니어 (RTL 6년 이상)

DFT·테스트아날로그·PMIC

상시 접수 · 마감일 미정

하이퍼엑셀 상시

Sr. High-Speed Interface SoC Engineer(경력)

AI SoC의 PCIe/CXL·Ethernet·HBM 등 고속 인터페이스 IP를 통합·검증하고 실리콘 bring-up까지 맡을 SoC 엔지니어 (경력 5년 이상)

HBM·메모리 설계FPGA

상시 접수 · 마감일 미정

하이퍼엑셀 상시

Jr. SoC Verification(경력)

SoC 레벨 검증 전략을 세우고 UVM Testbench로 HW/SW Co-검증과 성능 검증을 수행할 엔지니어 (경력 4년 이상)

RTL·VerilogNPU·AI 반도체

상시 접수 · 마감일 미정

하이퍼엑셀 상시

Simulator Engineer(신입/경력)

서울 신입/경력

AI 칩의 하드웨어 동작을 C++로 모델링해 성능·전력까지 예측할 시뮬레이터 엔지니어 (신입/경력)

RTL·VerilogNPU·AI 반도체

상시 접수 · 마감일 미정

가온칩스 상시

[경력] CE팀 PM 담당자 채용

SoC/ASIC 개발 프로젝트의 일정·산출물·이슈와 고객·파운드리 간 데이터 핸들링을 관리할 PM (3~5년)

RTL·VerilogJira·협업툴

상시 접수 · 마감일 미정

가온칩스 상시

[경력] 시스템 반도체 설계 (SoC Design)

Verilog-HDL로 SoC Top과 IP를 통합·검증하고 ASIC Design Flow를 수행할 시스템 반도체 설계 경력 2년 이상

물리설계·PnRHBM·메모리 설계

상시 접수 · 마감일 미정

바텍네트웍스 상시

[레이언스] FPGA 개발

10GigE 이상 고속 데이터 전송과 GigE Vision Protocol을 구현할 FPGA 설계 경력자

FPGARTL·Verilog

상시 접수 · 마감일 미정

딥엑스 상시

[HW] Mixed-Signal IP Design Engineer

초저전력 full-custom 회로와 datapath를 설계하고 양산 지원·실리콘 평가까지 맡을 mixed-signal IP 설계 엔지니어

물리설계·PnR아날로그·PMIC

상시 접수 · 마감일 미정

딥엑스 상시

[HW] SoC Bus Verification Engineer

SoC Interconnect·Bus를 UVM/SystemVerilog로 검증하고 AMBA 프로토콜 준수와 성능을 확인할 검증 엔지니어

EDA 툴RTL·Verilog

상시 접수 · 마감일 미정

모빌린트 상시

NPU Core Architect

AI 워크로드의 연산 특성을 분석해 NPU의 연산·메모리·인터커넥트·ISA 구조를 정의할 아키텍트

신호처리·DSPRTL·Verilog

상시 접수 · 마감일 미정

딥엑스 상시

[HW] NoC (Network-on-Chip) Design Engineer

AI 가속기용 NoC(Network-on-Chip) 구조를 설계하고 RTL로 구현·검증할 반도체 설계 경력자

RTL·VerilogSoC·IP 설계

상시 접수 · 마감일 미정

딥엑스 상시

[HW] GPU Subsystem Engineer

GPU IP를 NPU 중심 AI 추론 SoC에 통합하고 AMBA·NoC 데이터 경로를 최적화할 엔지니어 (경력 5년 이상)

물리설계·PnREDA 툴

상시 접수 · 마감일 미정

딥엑스 상시

[HW] CPU Subsystem Engineer

ARM·RISC-V CPU IP를 NPU 중심 AI SoC에 통합하고 AMBA 기반 인터커넥트를 설계할 엔지니어 (경력 5년 이상)

저전력 설계EDA 툴

상시 접수 · 마감일 미정

딥엑스 상시

[HW/SW] SoC Platform SW Engineer

FPGA·에뮬레이션으로 AI SoC를 검증하고 실리콘 bring-up과 저수준 드라이버를 개발할 플랫폼 SW 엔지니어

아날로그·PMICFPGA

상시 접수 · 마감일 미정

딥엑스 상시

[HW] SoC Design (Video Codec & Display Subsystem)

Video Codec IP와 Display Out·frame buffer 압축 IP를 통합해 영상 데이터 흐름을 설계할 SoC 설계 경력자

특허·IP머신비전

상시 접수 · 마감일 미정

딥엑스 상시

[HW] SoC Design (MIPI, ISP & DSC Subsystem)

ISP IP와 MIPI CSI-2 인터페이스, DSC IP를 통합해 front-end 이미지 처리 subsystem RTL을 설계할 SoC 설계 경력자

특허·IP머신비전

상시 접수 · 마감일 미정

딥엑스 상시

[HW] Entry-level Engineering (Bachelor’s/Master’s/PhD/전문연구요원)

AI 반도체 NPU의 RTL 설계·검증, FPGA, SoC ASIC, PCIe, NPU 아키텍처, DDR, System HW 신입 엔지니어를 부문별로 뽑습니다

CPU·아키텍처산업기능요원·병역특례

상시 접수 · 마감일 미정

딥엑스 상시

[HW] PHY Engineer

AI 반도체 SoC의 고속 인터페이스 PHY IP를 설계·통합하고 SI/PI와 실리콘 검증까지 담당할 경력 5년 이상

기능안전 ISO 26262RTL·Verilog

상시 접수 · 마감일 미정

아날로그AI 상시

[AnalogAI](경력5년) Digital Circuit Design Engineer

경기 성남 경력

Verilog/SystemVerilog로 온디바이스 AI 반도체의 디지털 블록을 설계하고 FPGA 프로토타이핑까지 맡을 회로설계 엔지니어 (경력 5년 이상)

아날로그·PMIC신호처리·DSP

상시 접수 · 마감일 미정

아날로그AI 상시

[AnalogAI](경력5년) Top Integration Circuit Design Engineer

경기 성남 경력

온디바이스 AI 반도체의 Top-Level RTL 통합과 클럭·파워 도메인, STA 타이밍 클로저를 맡을 설계 엔지니어 (5년 이상)

저전력 설계물리설계·PnR

상시 접수 · 마감일 미정

아날로그AI 상시

[AnalogAI] Analog Circuit Design Engineer

경기 성남 경력

아날로그 인메모리 컴퓨팅(ACiM) AI 가속기의 혼성신호 인터페이스와 ADC/DAC를 설계할 회로 엔지니어 (신입~시니어)

아날로그·PMICEDA 툴

상시 접수 · 마감일 미정

디노티시아 상시

[Architecture] SoC Architect

벡터 데이터 연산 워크로드를 분석해 SoC와 소프트웨어를 포함한 전체 시스템 아키텍처를 정의하고 성능 모델로 검증할 아키텍트 (석사 이상)

가상화·오픈스택디바이스 드라이버

상시 접수 · 마감일 미정

리벨리온 상시

Physical Design Engineer - Backend

RTL to GDS 물리 구현으로 최적 PPA를 달성하고 IR-drop·EM 등 위반을 해결할 Physical Design 엔지니어 (EDA 툴 경험 8년 이상)

물리설계·PnR여행·숙박 서비스

상시 접수 · 마감일 미정

리벨리온 상시

IP Design Engineer

AI 가속 IP와 SoC 핵심 블록의 아키텍처를 정의하고 RTL을 구현·검증할 IP Design Engineer (경력 3년 이상)

DFT·테스트신호처리·DSP

상시 접수 · 마감일 미정

리벨리온 상시

IP Design Verification Engineer

자사 설계 NPU의 Neural/Tensor Core와 Network-on-Chip 등 IP를 UVM 기반으로 검증할 엔지니어 (DV 경력 4년 이상)

RTL·VerilogNPU·AI 반도체

상시 접수 · 마감일 미정

리벨리온 상시

Physical Design Engineer - Frontend

RTL to GDS physical design으로 최적 PPA를 구현하고 STA·timing sign-off를 담당할 엔지니어 (경력 8년 이상)

물리설계·PnR여행·숙박 서비스

상시 접수 · 마감일 미정

리벨리온 상시

Physical Implementation Engineer - DFT

반도체 SoC의 Scan·BIST 삽입과 패키지 레벨 테스트 계획을 맡아 fault coverage를 높일 DFT 엔지니어 (EDA 경력 8년 이상)

DFT·테스트여행·숙박 서비스

상시 접수 · 마감일 미정

리벨리온 상시

SoC/Subsystem Design Engineer

AI 가속 SoC의 아키텍처 정의와 RTL 설계, 시스템 통합과 silicon bring-up을 주도할 경력 10년 이상

DFT·테스트신호처리·DSP

상시 접수 · 마감일 미정

리벨리온 상시

SoC/Top Design Engineer

복잡한 SoC의 top-level 아키텍처 설계와 RTL 통합, tape-out까지 맡을 설계 엔지니어 (RTL·SoC 5년 이상)

물리설계·PnRDFT·테스트

상시 접수 · 마감일 미정

디노티시아 상시

[SoC] Design Verification Engineer

SoC Top과 각종 IP의 function·performance를 UVM testbench로 검증하고 signoff까지 책임질 DV 엔지니어 (경력 3년 이상)

RTL·Verilog고속 인터페이스

상시 접수 · 마감일 미정

디노티시아 상시

[SoC] SoC / RTL Design Engineer

벡터 데이터 가속기 양산 칩의 RTL 블록을 Verilog로 설계하고 IP 통합·검증을 주도할 엔지니어 (5년 이상)

저전력 설계DFT·테스트

상시 접수 · 마감일 미정

하이퍼엑셀 상시

Sr. SoC Verification(경력)

SoC Level 검증 전략을 세우고 HW/SW Co-검증과 Sign-off 품질을 책임질 검증 엔지니어 (경력 10년 이상)

RTL·VerilogNPU·AI 반도체

상시 접수 · 마감일 미정

하이퍼엑셀 상시

SoC Engineer(경력)

CPU 서브시스템·인터커넥트·메모리 컨트롤러를 포함한 SoC 아키텍처를 설계·구현할 엔지니어 (5년 이상)

저전력 설계메모리·스토리지

상시 접수 · 마감일 미정

모빌린트 상시

SoC Design Engineer

고성능·저전력 AI 반도체의 SoC 전반 RTL 설계와 IP 통합·검증을 주도할 SoC 설계 엔지니어 (학사 이상)

FPGARTL·Verilog

상시 접수 · 마감일 미정

딥엑스 상시

[HW] PCIE Link (Controller) Design Engineer

NPU SoC의 PCIe Controller와 Link Layer 로직을 설계하고 PCIe IP를 RTL에 통합·검증할 하드웨어 엔지니어

HBM·메모리 설계FPGA

상시 접수 · 마감일 미정

아날로그AI 상시

[AnalogAI] (경력 5년) Senior Circuit Design Engineer

경기 성남 경력

온디바이스 AI 반도체의 FPGA·PCB 설계와 아날로그/혼성신호 회로, 커스텀 아날로그 IP를 개발할 회로설계 경력 5년 이상

아날로그·PMICEDA 툴

상시 접수 · 마감일 미정

아날로그AI 상시

[AnalogAI] Junior Circuit Design Engineer (ADP Program)

경기 성남 무관

온디바이스 AI 반도체의 아날로그·혼성신호 회로와 FPGA·PCB를 설계할 주니어 회로 설계자 (경력 무관)

아날로그·PMICEDA 툴

상시 접수 · 마감일 미정

망고부스트코리아 상시

IP Design Engineer (Seoul, South Korea)

ASIC·FPGA용 DPU IP를 Verilog로 설계하거나 IP 설계·QA 플로우를 자동화할 엔지니어 (경력 3년 이상)

특허·IPEDA 툴

상시 접수 · 마감일 미정

딥엑스 상시

[HW] DDR Memory Subsystem SoC Engineer

외부 DDR 컨트롤러·PHY IP를 SoC에 통합하고 pre/post-silicon 검증과 양산 테스트까지 맡을 메모리 서브시스템 엔지니어

물리설계·PnRDFT·테스트

상시 접수 · 마감일 미정

딥엑스 상시

[HW] SoC Physical Design Engineer

NPU 칩의 RTL-to-GDSII 물리 설계와 PPA 최적화를 담당할 엔지니어 (ASIC 물리 설계 10년 이상)

저전력 설계물리설계·PnR

상시 접수 · 마감일 미정

딥엑스 상시

[HW] Design Verification Engineer

SystemVerilog·UVM으로 테스트벤치와 검증 환경을 만들어 디지털 회로를 검증할 엔지니어 (경력 3년 이상)

FPGARTL·Verilog

상시 접수 · 마감일 미정

모빌린트 상시

NPU Core Engineer (RTL)

NPU의 핵심 Datapath와 Control Logic을 설계하고 Silicon Bring-Up까지 맡을 RTL 설계 엔지니어 (학사 이상, 경력 무관)

DFT·테스트신호처리·DSP

상시 접수 · 마감일 미정

엑시나 상시

[전문연구요원] SoC 개발 채용

AXI 기반 SoC IP를 설계하거나 UVM으로 검증하고 ASIC Top을 통합할 엔지니어, 세 부문을 뽑습니다 (전문연구요원)

산업기능요원·병역특례HBM·메모리 설계

상시 접수 · 마감일 미정

모빌린트 상시

Design Verification Engineer (NPU/SoC)

NPU와 SoC 설계의 검증 전략을 주도하고 기능·성능·전력을 검증할 Design Verification 엔지니어 (설계·검증 3년 이상)

FPGARTL·Verilog

상시 접수 · 마감일 미정

SoC RTL Engineer

SSD 컨트롤러 SoC의 RTL을 개발할 엔지니어 — SOC Platform, SSD/NAND IP, DDR, PCIe 중 1~2개 업무를 맡습니다

EDA 툴메모리·스토리지

상시 접수 · 마감일 미정

딥엑스 상시

[HW] NPU Architect

저전력·고성능 NPU 하드웨어 아키텍처를 탐색하고 SystemC로 성능을 모델링·제안할 NPU Architect

RTL·VerilogNPU·AI 반도체

상시 접수 · 마감일 미정

딥엑스 상시

[HW] RTL Design Engineer (HW IP)

AI 하드웨어 프로세서 개발을 중심으로 하드웨어 IP를 Verilog RTL로 설계·검증할 RTL 설계 엔지니어 (경력)

상시 접수 · 마감일 미정

딥엑스 상시

[HW] FPGA Platform Engineer

AI 하드웨어 프로세서 설계를 위한 FPGA 플랫폼을 구축하고 프로토타입을 개발할 엔지니어

CPU·아키텍처신호처리·DSP

상시 접수 · 마감일 미정

딥엑스 상시

[HW] SoC ASIC Design Engineer

AI 하드웨어 프로세서를 겨냥해 Verilog/SystemVerilog RTL과 SoC top-level 통합·검증을 담당할 설계 엔지니어

물리설계·PnREDA 툴

상시 접수 · 마감일 미정

블루닷 상시

[경력] 반도체 회로 설계 개발자 채용

데이터센터 동영상 처리·압축용 반도체 IP의 RTL을 C/C++·Verilog HDL로 설계·검증할 회로 설계 경력자

머신비전RTL·Verilog

상시 접수 · 마감일 미정

블루닷 상시

[신입] 반도체 회로 설계 개발자 채용

데이터센터의 동영상 처리·압축 워크로드를 위한 반도체 IP블럭을 설계·검증할 신입 회로 설계 개발자

머신비전RTL·Verilog

상시 접수 · 마감일 미정

엑시나 상시

[SoC] 디자인 검증 엔지니어 (SoC Design Verification Engineer)

경기 성남 경력

CXL 기반 메모리 SoC의 주요 IP와 Top Level을 Functional·Performance 검증할 SoC 디자인 검증 엔지니어

HBM·메모리 설계RTL·Verilog

상시 접수 · 마감일 미정

엑시나 상시

SoC ASIC Design Engineer

경기 성남 경력

CXL 기반 메모리 디바이스의 ASIC Top을 integration하고 합성·검증할 SoC 설계 엔지니어

물리설계·PnREDA 툴

상시 접수 · 마감일 미정

엑시나 상시

SoC FPGA Design Engineer

경기 성남 경력

SoC 프로토타이핑용 FPGA 보드를 설계·검증하고 주요 IP를 FPGA Top Level에서 integration할 FPGA 설계 엔지니어

상시 접수 · 마감일 미정

엑시나 상시

SoC 설계 엔지니어 (SoC Design Engineer)

경기 성남 경력

AXI Bus 규격을 준수하는 SoC 내 주요 IP를 RTL 설계·검증하고 FPGA·ASIC 합성까지 수행할 엔지니어

FPGARTL·Verilog

상시 접수 · 마감일 미정

이 기술을 뽑는 기업

딥엑스18건
리벨리온8건
엑시나7건
하이퍼엑셀6건
아날로그AI5건
디노티시아4건
모빌린트4건
망고부스트코리아3건
가온칩스2건
블루닷2건
파두2건
바텍네트웍스1건

← 기술 전체 보기