이미지 센서 기반 고속 영상 처리 FPGA 로직을 설계·검증할 FPGA HW엔지니어 (유관 경력 3년 이상)
주요 업무
- 이미지 센서를 이용한 고속 영상 처리 기반 FPGA 로직 설계 및 검증
- 영상 처리 알고리즘의 RTL 구현 및 FPGA 최적화
- 고속 입출력 인터페이스 및 주변 장치와의 인터페이스 설계
- AXI 프로토콜 기반 시스템 설계 및 검증
자격 요건
- Verilog HDL 또는 VHDL 기반 RTL 설계
- Simulation Model 및 Testbench 설계, RTL 시뮬레이션 환경 구축 및 검증 역량
- 유관 경력 3년 이상
기술 · 도구 — 4개 전부
우대 사항
- 컴퓨터공학/정보처리/정보통신/전산학 또는 전기/전자공학 관련 전공
- FPGA Synthesis/Implementation, Timing Constraint 설정 및 Timing Closure 경험
- CMOS 이미지 센서 인터페이스 설계 및 영상처리 알고리즘 설계 경험
- Xilinx FPGA·Xilinx Zynq 기반 설계 경험, Integrated Logic Analyzer 활용 경험, AXI4/AXI4-Stream에 대한 이해
- 고속 인터페이스(MIPI, HDMI, SDI 등) 설계 경험
근무 조건
- 근무지
- 제공정보 없음
- 경력
- 무관
- 마감
- 상시 채용 · 마감일 없음
- 처음 확인
- 2026-11-13
이 요약은 회사 공고를 읽고 추린 것입니다. 지원 전에 회사 공고에서 원문을 확인하세요.
이 공고 점검 이력
11.13처음 확인
11.13 01:59확인 · 살아 있음