NPU 설계

주요 업무

• 딥러닝 워크로드 특성을 반영한 NPU 마이크로아키텍처 설계 — 연산기, Bus, DMA, Buffer, Control (Compiler 팀과 협업)
• PPA(Performance, Power, Area)를 고려한 연산기·DMA·Buffer·Control 등 NPU 구성 요소 RTL 설계
• SoC 개발팀·검증팀과 협업해 시뮬레이션·에뮬레이션 RTL 문제 분석·해결, Power·Area 분석
• SW 팀과 협업한 실리콘 수준 NPU 동작 검증 및 실제 동작 환경 문제 분석·해결

자격 요건

• 전자/컴퓨터공학 분야 학사 이상
• SystemVerilog 또는 Verilog를 사용한 RTL 설계 3년 이상 경험
• 마이크로아키텍처 수립부터 전체 RTL 설계까지 IP Full lifecycle 경험
• Cadence, Synopsys, Siemens Simulation·Debugging 툴을 사용한 RTL 디버깅 경험
• 업계 표준 Sanity check(LINT, CDC, DFT) 및 Logic Synthesis 툴 사용 경험

기술 · 도구 — 10개 전부

우대 사항

• NPU 설계 분야 석사 이상, NPU·GPU 등 AI 가속기 전문 기업 또는 관련 기업 3년 이상 근무 경험
• NPU 또는 GPU RTL 설계 실무 경험, 실리콘 양산 경험
• 기능 안전(ISO 26262) 프로세스에 맞춘 IP 개발 경험
• EDA Tools(Cadence Xcelium, Synopsys Verdi, Synopsys Design Compiler, Synopsys VC SpyGlass) 및 Git 사용 경험
• 비즈니스 영어 커뮤니케이션 및 영어 문서 작성 역량

근무 조건

근무지

경기 성남

경력

경력

마감

2026-12-31 (D-48)

처음 확인

2026-11-13